

2008. ITRS سیستم ساعت که از شبکه توزیع ساعت و عناصر متوالی ip-ops و latches تشکیل شده است. یکی از اجزای پر مصرف در یک سیستم VLSI است [2]. [1] تا 60 درصد کل اتلاف توان در یک سیستم را تشکیل می‌دهد. [1] در نتیجه، کاهش توان مصرفی توسط ip-ops تأثیر عمیقی بر کل توان مصرفی خواهد داشت. بخش بزرگی از برق تراشه توسط درایورهای ساعت مصرف می‌شود. هنگام طراحی یک سیستم کلکینگ باید احتیاط کرد تا بار ساعت کاهش یابد.

انتخاب گسترده‌ای از ip-ops در ادبیات [18]-[1] وجود دارد. بسیاری از ریزپردازنده‌های معاصر به‌طور انتخابی از master-slave و pulsed triggered ip-ops استفاده می‌کنند. [2] ip-ops، master-slave به عنوان مثال، ip-op یا درجه انتقال [3] از دو مرحله تشکیل شده است، یکی Master و دیگری Slave. یکی دیگر از ip-op که با له راه اندازی می‌شود، ip-op مبتنی بر تقویت کننده حس (SAFF) است [4]. همه این عملیات‌های له سخت با زمان تنظیم مثبت مشخص می‌شوند که باعث تأخیرهای بزرگ D-to-Q می‌شوند. روش دیگر، ip-ops با پالس، دو مرحله را به یک مرحله کاهش می‌دهد و با ویژگی له نرم مشخص می‌شود. 95 درصد از کل چفت‌های زمان‌بندی استاتیک در پردازنده 2 Itanium از کلک پالسی استفاده می‌کنند ip-ops. [5] راه اندازی شده با پالس را می‌توان به دو نوع پالس ضمنی و پالس صریح طبقه بندی کرد، به عنوان مثال، داده های نزدیک به خروجی با پالس ضمنی [6] (ip-DCO) و داده های ip-ops نزدیک به خروجی (ep-DCO) با پالس روشن [6].

انتخاب گسترده‌ای از ip-ops در ادبیات [18]-[1] وجود دارد. بسیاری از ریزپردازنده‌های معاصر به‌طور انتخابی از master-slave و pulsed triggered ip-ops استفاده می‌کنند. [2] ip-ops، master-slave به عنوان مثال، ip-op یا درجه انتقال [3] از دو مرحله تشکیل شده است، یکی Master و دیگری Slave. یکی دیگر از ip-op که با له راه اندازی می‌شود، ip-op مبتنی بر تقویت کننده حس (SAFF) است [4]. همه این عملیات‌های له سخت با زمان تنظیم مثبت مشخص می‌شوند که باعث تأخیرهای بزرگ D-to-Q می‌شوند. روش دیگر، ip-ops با پالس، دو مرحله را به یک مرحله کاهش می‌دهد و با ویژگی له نرم مشخص می‌شود. 95 درصد از کل چفت‌های زمان‌بندی استاتیک در پردازنده 2 Itanium از کلک پالسی استفاده می‌کنند ip-ops. [5] راه اندازی شده با پالس را می‌توان به دو نوع پالس ضمنی و پالس صریح طبقه بندی کرد، به عنوان مثال، داده های نزدیک به خروجی با پالس ضمنی [6] (ip-DCO) و داده های ip-ops نزدیک به خروجی (ep-DCO) با پالس روشن [6].

انتخاب گسترده‌ای از ip-ops در ادبیات [18]-[1] وجود دارد. بسیاری از ریزپردازنده‌های معاصر به‌طور انتخابی از master-slave و pulsed triggered ip-ops استفاده می‌کنند. [2] ip-ops، master-slave به عنوان مثال، ip-op یا درجه انتقال [3] از دو مرحله تشکیل شده است، یکی Master و دیگری Slave. یکی دیگر از ip-op که با له راه اندازی می‌شود، ip-op مبتنی بر تقویت کننده حس (SAFF) است [4]. همه این عملیات‌های له سخت با زمان تنظیم مثبت مشخص می‌شوند که باعث تأخیرهای بزرگ D-to-Q می‌شوند. روش دیگر، ip-ops با پالس، دو مرحله را به یک مرحله کاهش می‌دهد و با ویژگی له نرم مشخص می‌شود. 95 درصد از کل چفت‌های زمان‌بندی استاتیک در پردازنده 2 Itanium از کلک پالسی استفاده می‌کنند ip-ops. [5] راه اندازی شده با پالس را می‌توان به دو نوع پالس ضمنی و پالس صریح طبقه بندی کرد، به عنوان مثال، داده های نزدیک به خروجی با پالس ضمنی [6] (ip-DCO) و داده های ip-ops نزدیک به خروجی (ep-DCO) با پالس روشن [6].

طراحی عناصر ترتیبی برای توان کم سیستم ساعت

ییبی ژائو، جیسون مک نیلی، ویدونگ کوانگ، نان وانگ و ژونگ فنگ وانگ

چکیده - مصرف برق یک گلوگاه اصلی عملکرد سیستم است و به عنوان یکی از سه چالش اصلی در نقشه راه فناوری بین المللی برای نیمه هادی 2008 ذکر شده است. در عمل، بخش بزرگی از توان روی تراشه توسط سیستم ساعت مصرف می‌شود. ساخته شده از شبکه توزیع ساعت و ip-ops در این مقاله، تکنیک های مختلف طراحی برای یک سیستم کلکینگ توان پایین بررسی شده است. از جمله آنها روشی موثر برای کاهش ظرفیت بار ساعت با به حداقل رساندن تعداد ترانزیستورهای کلک شده است. برای نزدیک شدن به این موضوع، ما یک چفت کلک جدید ip-ops را پیشنهاد می‌کنیم که تعداد ترانزیستورهای کلک شده محلی را تقریباً 40٪ کاهش می‌دهد. کاهش 24 درصدی قدرت محرک ساعت به دست آمده است.

II. بررسی طراحی کم مصرف یک سیستم کلکینگ

مصرف برق توسط عوامل متعددی از جمله فرکانس، ولتاژ تغذیه، فعالیت داده، ظرفیت، نشستی و جریان اتصال گلوگاه تعیین می‌شود. α V f

$$P = P_{\text{dynamic}} + P_{\text{short circuit}} + P_{\text{leakage}} \quad (1)$$

نزدیک به 90٪ قدرت سوئیچینگ، توان اتصال کوتاهی است که در اثر افزایش و کاهش زمان سیگنال‌های ورودی ایجاد می‌شود و در نتیجه هر دو شکل $P_{\text{pull-up}}$ و $P_{\text{pull-down}}$ شبکه برای مدت کوتاهی روشن می‌شوند. $P_{\text{short circuit}}$

$$P_{\text{short circuit}} =$$

قریباً 50٪ از توان اتصال کوتاهی در یک سیستم کلکینگ به دلیل اتصال کوتاه در حالتی که در بسته بندی و خنک کننده فقط توانایی محدودی برای حذف گرمای اضافی دارند. همه اینها کاهش می‌شود که این اتصال کوتاه به دلیل اتصال کوتاه در بسته بندی و خنک کننده فقط توانایی محدودی برای حذف گرمای اضافی دارند. همه اینها

نشست زیرآستانه نشست غالب است. $P_{\text{leakage}} =$

$$I_{\text{leakage}} V_{\text{dd}}$$

بر اساس این عوامل، راه های مختلفی برای کاهش قدرت وجود دارد مصرف به صورت زیر نشان داده شده است.

(1) راه اندازی دو له: استفاده از نیم فرکانس در شبکه توزیع ساعت تقریباً نیمی از مصرف برق شبکه توزیع ساعت را ذخیره می‌کند. با این حال، ip-op باید بتواند دو له ساعت فعال شود. به عنوان مثال، شاخه ساعت به اشتراک گذاشته شده با پالس ضمنی (CBS-ip DEFF) [7] ip-ops یک ip-ops دو له است. روش تحریک له ساعت دوپل با کاهش فرکانس در معادله، توان را کاهش می‌دهد.

f

(2) استفاده از ولتاژ و ولتاژ کم در شبکه توزیع ساعت می‌تواند مصرف برق کلکینگ را کاهش دهد زیرا توان تابع درجه دوم ولتاژ است. برای استفاده از توزیع ساعت با نوسان کم، ip-op باید یک ip-op با نوسان کم باشد. برای مثال، ip-ops دو له با نوسان کم [8] (LSDFF) یک ip-ops با نوسان کم است.

علاوه بر این، مبدل سطح ip-ops یک کلکینگ طبیعی برای آن است

بعلاوه، زمان‌بندی کم نوسان و دو له را می‌توان به راحتی در ip-ops جدید برای ساخت سیستم‌های کلکینگ گنجاند. شرایط نمایه، Flip-ops - کم مصرف.

آ. مقدمه

تی

نسخه خطی دریافت شده در 25 ژوئیه 2009؛ تجدید نظر شده در 24 نوامبر 2009. اولین میخانه منتشر شده در 19 ژانویه 2010؛ نسخه فعلی منتشر شده در 27 آوریل 2011. Zhao با طراحی مدار مجتمع و طراحی آزمایشگاه سیستم جاسازی شده، دانشکده علوم محاسباتی، کالج علوم اشیمید، دانشگاه چپمن، اورنج، CA 92604 ایالات متحده (ایمیل: zhaoc@chapman.edu).

McNeely. Iria مرکز مطالعات پیشرفته کامپیوتر، دانشگاه لوئیزیانا در لافایت، لافایت، ILA 70504 ایالات متحده آمریکا است.

Wang N. با مرکز مطالعات پیشرفته کامپیوتر، دانشگاه لوئیزیانا در لافایت، لافایت، ILA 70504 ایالات متحده آمریکا بود. او اکنون در بخش مهندسی برق و کامپیوتر، دانشگاه ویرجینیای غربی، مونت گومری، 25136 IIV ایالات متحده آمریکا مشغول به کار است.

Kuang WD با گروه مهندسی برق، پان امریکن است دانشگاه، ادینبورگ، ITX 78539 ایالات متحده آمریکا. Wang Z. با CA 92602 USA Irvine، Broadcom Corporation (ایمیل: zfwang@broadcom.com).

شناسه دیجیتال شی 2038705.2009.TVLSI.1109.10

در محیط کم نوسان نیز استفاده شود. به عنوان مثال، [9] CD-LCFF- ip می‌تواند به عنوان یک ip-op با نوسان کم استفاده شود زیرا سیگنال‌های دریافتی فقط ترانزیستورهای ip-op را هدایت می‌کنند. روش نوسان کم با کاهش ولتاژ در معادله، مصرف برق را کاهش می‌دهد.

(3) دو راه برای کاهش فعالیت سوئیچینگ وجود دارد: عملیات مشروط (حذف سوئیچینگ داده اضافی: شارژ مشروط، [10] CDFP) ip-op مشروط (CCFF) [11] ip-op یا دروازه ساعت الف) عملیات مشروط

برای ip-op های پویا، مانند قفل هیبریدی ip-op-op (HLFF) [12]، ip-op دینامیکی [13] (SDFP) فعالیت‌های سوئیچینگ دانت اضافی در گره داخلی وجود دارد. هنگامی که ورودی در منطق یک می‌ماند، گره داخلی بدون انجام محاسبات مفید در حال شارژ و تخلیه می‌شود. تکنیک عملیات مشروط برای کنترل سوئیچینگ مجدد ضروری است. به عنوان مثال، در CDFP یک سیستم ترانس فیدبک در مسیر تخلیه مرحله 1 قرار داده شده است که مسیر تخلیه را با نگره داشتن 1 خاموش می‌کند. گره داخلی در هر سیکل ساعت دشارژ نمی‌شود. در CCFF از یک گیت NOR کلاک شده برای کنترل سیستم ترانس ip-op در مسیر تخلیه زمانی که 1 نگره می‌دارد استفاده می‌کند. فعالیت سوئیچینگ اضافی در هر دو مورد حذف می‌شود. این امر با کاهش فعالیت داده‌ها در معادله، مصرف برق را کاهش می‌دهد.

Q

(ب)

دروازه ساعت. وقتی بلوک خاصی غیرفعال است، می‌توانیم سیگنال ساعت آن بلوک را غیرفعال کنیم تا در مصرف انرژی صرفه‌جویی کنیم. در [14] استاد برده دردار ip-op پیشنهاد شد. هر دو روش عملیات مشروط و راه‌اندازی ساعت، توان را با کاهش فعالیت سوئیچینگ کاهش می‌دهند.

(4) استفاده از Dual Vt/MTCMOS برای کاهش قدرت نشستی در حالت آماده به کار. با کوچک شدن اندازه ویژگی، جریان نشستی به سرعت افزایش می‌یابد. تکنیک [15] MTMOS و همچنین انباشته شدن ترانزیستور، بایاس بدنه پویا، و افزایش ولتاژ منبع تغذیه می‌تواند برای کاهش مصرف برق آماده به کار نشستی استفاده شود. [16] یک راه حل برای حفظ داده در [17] پیشنهاد شده است.

(5) کاهش توان جریان کوتاه: مسیر تقسیم می‌تواند توان جریان کوتاه را کاهش دهد، زیرا pMOS و nMOS توسط سیگنال‌های جداگانه هدایت می‌شوند.

(6) کاهش ظرفیت بار ساعت: 80% گره‌های غیرکلاک دارای فعالیت سوئیچینگ کمتر از 0.1 هستند. این به این معنی است که کاهش قدرت گره‌های کلاک شده مهم است زیرا گره کلاک 100% فعالیت دارد.


یکی از راه‌های موثر طراحی توان کم برای سیستم کلاکینگ، کاهش بار ظرفیت ساعت با به حداقل رساندن تعداد ترانس سیستم کلاک شده است. هر گونه کاهش بار ساعت محلی باعث کاهش مصرف برق جهانی نیز می‌شود. این روش با کاهش ظرفیت ساعت در معادله، توان را کاهش می‌دهد. در بخش سوم بیشتر توضیح خواهیم داد.

III. کاهش ظرفیت ساعت با به حداقل رساندن تعداد

ترانزیستورهای ساعت دار

بخش بزرگی از برق روی تراشه توسط درایورهای ساعت مصرف می‌شود. [18] مطلوب است که بار کلاک کمتری در سیستم وجود داشته باشد. CDFP و CCFF در بخش II هر دو دارای تعداد زیادی ترانزیستور کلاک هستند. به عنوان مثال، CCFF از 14 ترانزیستور کلاک شده و CDFP از 15 ترانزیستور کلاک استفاده می‌کند. در مقابل، نقشه‌برداری داده‌های شرطی (CDFP) ip-op شکل [19] (تنها از هفت ترانزیستور کلاک‌شده استفاده می‌کند، که منجر به کاهش حدود 50 درصدی تعداد ترانزیستورهای کلاک‌شده می‌شود). بنابراین CDFP انرژی کمتری نسبت به CCFF و CDFP مصرف می‌کند. (توجه داشته باشید که CDFP از ساعت دو لبه استفاده می‌کند. برای اهداف ساده، ما صرفه‌جویی در مصرف برق را با راه‌اندازی دو لبه در شبکه توزیع ساعت در نظر نگرفتیم.)

این کارایی کاهش اعداد ترانزیستور کلاک شده برای دستیابی به توان کم را نشان می‌دهد. از آنجایی که CDMFF از نظر مصرف برق از CCFF و CDFP بهتر عمل می‌کند، [19] ما در این مقاله CCFF یا CDFP را بیشتر مورد بحث قرار نمی‌دهیم.



شکل 1. CDMFF.

با این حال، ظرفیت کلاکینگ اضافی در CDMFF وجود دارد.

وقتی داده‌ها 0 یا 1 باقی می‌مانند، ترانزیستورهای پیش‌شارژ، $P1$ و $P2$ بدون محاسبات مفید به سوئیچینگ ادامه می‌دهند و در نتیجه کلاک اضافی ایجاد می‌شود. واضح است که در اینجا لازم است مصرف برق اضافی کاهش یابد. علاوه بر این، CDMFF دارای یک گره در مسیر بحرانی است زیرا مرحله اول آن پویا است. هنگامی که سیگنال ساعت CLK از 0 به 1 منتقل می‌شود، CLKDB برای مدت کوتاهی 1 می‌ماند که یک پنجره پالس ضمنی برای ارزیابی ایجاد می‌کند. در طول آن پنجره، هر دو $P1$ ، $P2$ خاموش هستند.

داده‌های ورودی از گره X به گره Y و از گره Y به گره Q و از گره Q به گره Qb و از گره Qb به گره X می‌شود. از این رو گره داخلی با Vdd یا GND در اکثر پنجره‌های پالس متصل نیست. اساساً به صورت دوره‌ای در حال اجرا است. با کوچک شدن اندازه ویژگی، گره پویا به دلیل گره دینامیک بدون راندمان بیشتر مستعد وقفه نویز است. اگر نویز نزدیک گره را تخلیه کند، ترانزیستور $\text{pMOS } P3$ حدی روشن می‌شود و یک اشکال در گره خروجی ظاهر می‌شود در یک مدار نانومقیاس، یک اشکال نه تنها انرژی مصرف می‌کند بلکه می‌تواند به مرحله بعدی نیز انتشار یابد که سیستم را در برابر نویز آسیب‌پذیرتر می‌کند. از این رو، CDMFF نمی‌تواند در محیط‌های پر سر و صدا استفاده شود. برخلاف CDMFF سایر ip-op های پویا از ساختاری برای جلوگیری از نقطه ضعف استفاده X و Y استفاده می‌کند. از این رو، CDMFF نمی‌تواند در محیط‌های پر سر و صدا استفاده شود. افزایش استحکام نویز گره کار می‌کنند

X


D = 0

X.

در نهایت، به کار بردن تکنیک‌های کم توان معرفی شده در بخش قبل برای CDMFF دشوار است. به عنوان مثال، ساختار ساعت با ترانزیستورهای پیش‌شارژ $P1$ ، $P2$ در CDMFF اعمال تحریک دو لبه را دشوار می‌کند. همچنین CDMFF را نمی‌توان در یک محیط ساعت با نوسان کم استفاده کرد. (توجه داشته باشید که سیگنال ساعت نوسان پایین ورودی نمی‌تواند pMOS $P1$ را در بلوک ولتاژ بالا ($VDDH$) هدایت کند، زیرا ترانزیستورهای pMOS ولتاژ نوسان کم خاموش نمی‌شوند و در نتیجه مصرف برق اتصال کوتاه می‌شود.)

IV. فلوپ پالسی ضمنی Clocked-Pair-Shared پیشنهادی

CDFP و CCFF از ترانزیستورهای کلاک زیادی استفاده می‌کنند. CDMFF تعداد ترانزیستورهای کلاک شده را کاهش می‌دهد اما دارای کلاک اضافی نیز می‌باشد



شکل 2. جفت ساعت پیشنهادی ip-op مشترک.

یک گره گیر برای اطمینان از اجرای کارآمد و قوی کم عنصر متوالی Clocked Pair Shared Flip-Flop. power. Clocked Pair Shared Flip-Flop را پیشنهاد می کنیم (CPSFF). شکل (2) برای استفاده از ترانزیستور با کلاک کمتر نسبت به CDMFF و رفع مشکل پوشش در CDMFF.

در Clocked-Pair-shred Flip-Flop جفت ساعت (N3, N4) به اشتراک گذاشته می شود توسط مرحله اول و دوم همیشه روشن P1، nMOS برای شارژ استفاده می شود گره داخلی به جای استفاده از دو پیش شارژ ساعتی ترانزیستورها (P1, P2) در CDMFF. در مقایسه با CDMFF در مجموع سه ترانزیستور کلاک کاهش می یابد، به طوری که بار ساعت دیده می شود توسط درایور ساعت کاهش می یابد و منجر به طراحی کارآمد می شود. سپس ترانزیستور N7 در اینورتر کلاک در CDMFF حذف می شود.


از CPSFF چهار ترانزیستور کلاک شده به جای هفت ترانزیستور کلاک استفاده می کند در CDMFF منجر به کاهش تقریباً 40 درصدی در تعداد می شود از ترانزیستورهای کلاک شده

علاوه بر این، گره داخلی توسط یک همیشه به V_{dd} متصل می شود در P1، بنابراین نمی شود، که منجر به افزایش استحکام نویز گره می شود. را X X .

همیشه روشن P1 یک ترانزیستور pMOS ضعیف (طول) است. این طرح شبه [16] nMOS با تکنیک نگاشت شرطی ترکیب می کند [19] که در آن یک سیگنال بازخورد، nMOS N1، comp را کنترل می کند. هنگام ورودی روشن N5 است، N1 خاموش می شود تا از موارد اضافی جلوگیری شود $Q = 1$ می ماند، D فعالیت سوئیچینگ در گره و همچنین هر جریان اتصال کوتاه. nMOS P2 باید در هنگام انتقال به 1 بالا بکشد. دومین شاخه nMOS (N2) مسیریابی کشش خروجی اف است وقتی پالس ساعت می رسد pMOS در 1 باید nMOS روشن کند $Y = 1$ $D = 0$.

اگرچه P1 همیشه روشن است، اتصال کوتاه فقط یک بار اتفاق می افتد که انتقال می دهد و مسیر تخلیه قطع می شود $0 \rightarrow 1$ ، پس از دو گیت تاخیر توسط کامپ (خاموش کردن (N1) پس از آن، اگر باقی بماند در 1، مسیر تخلیه قبلاً توسط N1 قطع شده است. وجود خواهد داشت بدون اتصال کوتاه طرح کلاک-شبه nMOS متفاوت است ایده کلی منطق شبه nMOS معمولی که ما از آن استفاده می کنیم ترانزیستورهای کلاک شده در شاخه پایین کش. P1، N1، N3 و N4 باید اندازه مناسب برای اطمینان از حاشیه نویز صحیح [20] باشد.

چندین تکنیک کم توان در بخش II را می توان به راحتی در ip-op جدید گنجانده. برخلاف CDMFF، نوسان کم امکان پذیر است CPSFF از آنجایی که ساعت ولتاژ پایین ورودی سیستمهای ترانس pMOS را هدایت نمی کند. سیگنال های ساعت ولتاژ نوسان پایین را می توان به آن متصل کرد ترانزیستورهای nMOS به ترتیب N3 و N4. علاوه بر این، آسان است



شکل 3. تنظیمات مورد استفاده برای شبیه سازی ip-op ورودی ها توسط اینورترها، و خروجی بار ظرفیت حداقل 14 اینورتر را هدایت می کند (FO14).

بر اساس کلایکینگ ساده، ip-op راه اندازی دو لبه بسازند ساختار در CPSFF علاوه بر این، CPSFF می تواند به عنوان مبدل سطح استفاده شود. ip-op صورت خودکار عمل می کند، زیرا ساعت ورودی و سیگنال های داده تنها هستند درایور ترانزیستورهای nMOS

V. نتایج شبیه سازی

نتایج شبیه سازی از شبیه سازی HSPICE در دست آمده است تکنولوژی 0.18 CMOS متر در دمای اتاق. $V_{DD} = 1.8$ V است ظرفیت های انگلی از طرح بندی ها استخراج شد. تنظیمات استفاده شده در شبیه سازی های ما در شکل 3 نشان داده شده است. برای به دست آوردن نتایج دقیق، ما مدارها را در یک محیط واقعی شبیه سازی کرده ایم، جایی که ip-op ورودی ها (ساعت، داده) توسط بافرهای ورودی هدایت می شوند و خروجی آن است هدایت بار خروجی مورد نیاز است. یک اینورتر بعد از خروجی قرار می گیرد. ایجاد حفاظت در برابر کوبلینگ نویز مستقیم [6] ارزش از بار خازنی در گره Qb 21 ff است که برای شبیه سازی یک فن انتخاب شده است. از 14 اینورتر با حداقل اندازه [21] (FO14) با فرض داده های یکنواخت توزیع، ما ورودی را با شبه تصادفی 16 سیگنال D شبیه سازی کرده ایم داده های ورودی را با ضریب فعالیت 18.75% برای بازتاب توان متوسط وارد کنید مصرف. فرکانس ساعت 250 مگاهرتز استفاده می شود. هر طرح با استفاده از مدار در سطح طرح شبیه سازی شده است. همه ظرفیت ها از چیدمان استخراج شده اند تا بتوانیم شبیه سازی کنیم مدار با دقت بیشتری این به این دلیل است که ظرفیت گیت داخلی، ظرفیت انگلی و ظرفیت سیم کشی بر توان تأثیر می گذارد.

مصرف به شدت در تکنولوژی زیر میکرومتر عمیق. بیشتر تأخیر به شدت به این خازن ها بستگی دارد. مدارها برای محصول تأخیر برق (PDP) بهینه شدند. تأخیر است تأخیر داده به خروجی (تأخیر (D-to-Q) مجموع راه اندازی است زمان و ساعت به تأخیر خروجی. تأخیر [22]، [23] D-to-Q با جارو کردن زمان های انتقال داده ها به دست می آید $0 \rightarrow 1$ با توجه به لبه ساعت و حداقل تأخیر داده به خروجی مربوط به زمان راه اندازی بهینه ثبت می شود. این بهینه سازی ژوئن 2007 [24] (پیشرفت) است.

در انجیر به ترتیب 1 و 2 جدول 1 مقایسه ای از ویژگی های ip-op را از نظر نشان می دهد تأخیر، توان کل و PDP و همچنین توان ساعت، قدرت محرک داده، قدرت جفت، تعداد ترانزیستورها، تعداد ترانزیستورهای کلاک شده، مساحت و کل عرض ترانزیستور. توان مصرفی داده ها و درایورهای ساعت در ما اندازه گیری می شوند شبیه سازی. به این ترتیب، بار مشاهده شده توسط منطق راندگی تحمیل شده توسط ip-op در کل مصرف برق گنجانده شده است. قدرت ساعت است توان مصرفی ترانزیستورهای کلاک شده بسیار مهم است پارامتر از آنجایی که با کاهش بار ساعت، صرفه جویی در توان بالقوه را در شبکه توزیع ساعت تعیین می کند [22]. شکل 4 نشان می دهد


نمودار شکست قدرت CPSFF از سه ترانزیستور با کلاک کمتر استفاده می کند. که منجر به کاهش حدود 40 درصدی تعداد ترانزیستورهای کلاک شده می شود. آی تی 24% قدرت محرک ساعت کمتری نسبت به CDMFF بدست می آورد که بهبود می یابد راندمان برق به میزان قابل توجهی CPSFF مصرف برق کلی را نسبت به CDMFF حدود 9% بهبود می بخشد.

CPSFF و CDMFF از طریق گوشه های طراحی مختلف شبیه سازی شده اند. و CPSFF مصرف انرژی کمتری را در هر چهار گوشه نشان می دهد در شکل 5 نشان داده شده است. علاوه بر این، شکل 6 مصرف برق را نشان می دهد


جدول I

مقایسه فلیپ فلاپ از نظر تاخیر، توان و محصول تاخیری توان


| Design Name | # of tr | 100% switching activity tr ^{*1} | Area λ^2 | Total transistor width (um) | Low Swing | Double Edge | DQ (ps) ^{*2} | Clock power | Data driving power | Latching power | Total Power (uw) ^{*3} | PDP (fJ) |
|-------------|---------|------------------------------------------|------------------|-----------------------------|-----------|-------------|-----------------------|-------------|--------------------|----------------|--------------------------------|----------|
| CDMFF | 22 | 7 | 23407 | 23.2 | N | difficult | 387 | 6.25 | 0.42 | 5.29 | 11.98 | 4.63 |
| CPS FF | 19 | 4 | 23144 | 21.1 | Y | easy | 392 | 4.74 | 0.47 | 5.72 | 10.9 | 4.28 |

*¹ Includes clocked transistors that switch with the clock*² Delay uses DQb*³ Note that total power= clock power+ data driving power+ latching power.

شکل 4. قدرت قطع می شود.



شکل 5. مصرف برق در گوشه های فرآیند.



شکل 6. مصرف برق تحت فعالیت سوئیچینگ مختلف.

مقایسه تحت فعالیت های سوئیچینگ مختلف بهبود توان CPSFF نسبت به CDMFF زمانی که فعالیت سوئیچینگ کوچکتر است بیشتر است.

با توجه به بار کلاکینگ در چفت، ip-op مشترک جفت ساعت پیشنهادی نسبت به طرح های دیگر مانند CDMFF، CDFF، CCF و غیره کارآمدتر است. از کمترین تعداد ترانزیستورهای کلاک شده در یک استفاده می کند. ip-op در مقالات منتشر شده تاکنون.

از نظر PDP، بیش از 7.6 درصد بهبود حاصل شده است. توجه داشته باشید که CPSFF تاخیر کمی بیشتر از CDMFF دارد. اگرچه بین همیشه در P1 و مسیر پایین آمدن در مرحله اول اختلاف وجود دارد، اما اثر منفی آن بر سرعت با کاهش بار خازن در گره داخلی که در آن دو ترانزیستور کلاک شده از قبل شارژ می شوند، کاهش می یابد. نکته ای که باید به آن توجه داشت این است که ip-ops های پالسی ممکن است به زمان نگهداری بیشتری نسبت به ip-ops های معمولی نیاز داشته باشند.

اگر CDMFF در یک محیط حساس به نویز قرار داشته باشد، از مشکل نقطه انقطاع دوره ای رنج می برد. طرح مشترک جفت ساعتی این مشکل را به طور موثر حل می کند.

با کوچک شدن اندازه ویژگی، جریان نشتی به سرعت افزایش می یابد و تکنیک MTMOS می تواند برای کاهش مصرف برق نشتی مورد استفاده قرار گیرد. [15] علاوه بر این، با مقیاس بندی فناوری، تکنیک های متحمل تغییرات فرآیند مانند ترکیبی از تعصب بدن تطبیقی و VDD تطبیقی ممکن است برای بهبود عملکرد و عملکرد قالب استفاده شود. [24] همانطور که فناوری CMOS به مقیاس بندی ادامه می دهد، مدارهای یکپارچه نسبت به خطاهای نرم حساس تر هستند، می توان از تکنیک های مقاوم در برابر خطای نرم استفاده کرد [25].

VI. نتیجه

در این مقاله، انواع تکنیک های طراحی برای سیستم کلاکینگ توان کم بررسی می شود. یک روش موثر، کاهش ظرفیت بار ساعت با به حداقل رساندن تعداد ترانزیستورهای کلاک شده، شرح داده شده است.

به دنبال این رویکرد، یک CPSFF جدید پیشنهاد شده است که تعداد ترانزیستور ساعت محلی را حدود 40٪ کاهش می دهد. با توجه به مصرف برق درایور ساعت، CPSFF جدید در طراحی ip-op حدود 24٪ از هنرهای قبلی بهتر عمل می کند. علاوه بر این، چندین تکنیک کم مصرف، از جمله نوسان کم و ساعت دو لبه، را می توان برای ادغام در ip-op جدید برای ساختن سیستم های کلاک بررسی کرد.

تصدیق

P. Zhao. Tschanz. از ایستگاه به خاطر ارزشمندش تشکر کند

کمک فنی و همچنین دکتر م فهی برای کمک.

منابع

[1] H. Kawaguchi و T. Sakurai، "یک ip-op با نوسان ساعت کاهش یافته (RCSFF) برای کاهش 63٪ توان"، IEEE J. Solid-State Circuits، vol. 33، شماره 5، صص 807-811، مه 1998.

[2] A. Chandrakasan، W. Bowhill، F. Fox، طراحی مدارهای میکروپروسسوری با عملکرد بالا، ویرایش اول، Piscataway، NJ: IEEE Press، 2001.

[3] G. Gerosa، "یک ریزپردازنده RISC فوق اسکالر"، IEEE J. Solid-State Circuits، شماره 29، جلد 2، صص 1440-1454، دسامبر 1994.

[4] B. Nikolic، V. Oklobzija، V. Stojanovic، W. Jia، J.K. Chiu، M. Leung، "بهبود عملکرد مبتنی بر تقویت کننده حس: طراحی و اندازه گیری"، IEEE J. Solid-State Circuits، vol. 35، شماره 6، صص 876-883، ژوئن 2000.

قرار دادن مصونیت از خطاهای گذرا در سلولی طراحی مدارهای نانومتری

کوستاو باتاچاریا و ناگارجان رانگاناتان

چکیده- نرخ خطاهای نرم به دلیل روندهای مقیاس پذیری تهاجمی در رژیم نانومتری به طور قابل توجهی افزایش یافته است. چندین تکنیک بهینه سازی مدار در ادبیات برای جلوگیری از چنین خطاهای گذرا پیشنهاد شده است، با این حال، تا آنجا که ما می دانیم، کاهش نرخ خطای نرم در سطح طرح بندی در مدارهای منطقی تلاش نشده است.

در این کار، ما نشان می‌دهیم که اشکالات گذرا ناشی از حملات کیهانی را می‌توان با اصلاح هوشمندانه مرحله قرارگیری در طرح‌های مبتنی بر سلول برای اختصاص انتخابی طول سیم‌های بزرگ‌تر به شبکه‌های حیاتی خاص، به اندازه کافی کاهش داد.

برای این منظور، ما یک الگوریتم قرارگیری محاسباتی کارآمد مبتنی بر برنامه‌ریزی درجه دوم را پیشنهاد می‌کنیم که به‌طور قابل‌توجهی نرخ خطای نرم مدارهای منطقی را کاهش می‌دهد. این الگوریتم سعی می‌کند طول سیم‌های بالاتری را برای شبکه‌هایی با احتمال پنهان‌سازی نقص کم برای کاهش بیشتر نرخ خطای نرم (SER) اختصاص دهد، در حالی که تاخیر و جریمه ناحیه کم را برای مدار کلی حفظ می‌کند. نتایج تجربی روی مدارهای معیار SCAS'85 نشان می‌دهد که چنین الگوریتمی می‌تواند به طور قابل‌توجهی ایمنی خطای نرم را در مدارهای منطقی بدون تاخیر زیاد و هزینه‌های سربرار منطقه بهبود بخشد.

اصطلاحات شاخص - قرارگیری سلول، برنامه ریزی درجه دوم، خطاهای نرم، خطاهای انتقالی.

1. مقدمه

روندهای مقیاس تهاجمی به طور قابل توجهی بر حساسیت طرح های نانومتری به گسل های گذرا تأثیر گذاشته است. خطاهای گذرا به دلایل مختلفی مانند خطاهای نرم، نویز منبع تغذیه و اتصال اینترکانکت و تداخل الکترومغناطیسی رخ می دهد. خطاهای نرم زمانی رخ می دهند که نوترون های پرنانری که از فضا می آیند یا ذرات آلفای ناشی از مواد بسته بندی به ترانزیستورها برخورد می کنند. منابع اولیه خطاهای نرم عبارتند از: (1) انتشار ذرات آلفا از تراشه های بسته بندی ریزال. (2) پرتوهای کیهانی از فضای خارج، نوترون ها و پروتون های پرنانری ایجاد می کنند. و (3) به دلیل تولید نوترون های حرارتی. بزرگی ایراد ایجاد شده در اثر برخورد تشعشع با برخورد نوترون، ux، مدت زمان و چگالی آن تعیین می شود. نوترون ux به ارتفاع و سایر عوامل محیطی دیگر وابسته است.

به دلیل برخورد نوترون های پرنانری، یک نقص ولتاژ در یک گره مدار ظاهر می شود. چنین اشکالی به عنوان یک رویداد گذرا (SET) نامیده می شود.

اشکال ولتاژ، اگر در یک گره بازخورد ظاهر شود، ممکن است وضعیت بیت های حافظه را تغییر دهد. این اشکال ممکن است در گره های داخلی یک منطق ترکیبی نیز ظاهر شود و ممکن است در نهایت به مرزهای register انتشار یابد و یک خطای نرم ایجاد کند. اگرچه خطاهای نرم نگرانی بیشتری برای عناصر حافظه بوده است، روندهای فناوری مانند اندازه ویژگی های کوچکتر، سطوح ولتاژ پایین تر، فرکانس کاری بالاتر و کاهش عمق منطق پیش بینی می شود که نرخ خطای نرم (SER) را در منطق ترکیبی فراتر از آن افزایش دهد. عناصر حافظه محافظت نشده [8]، [5] چندین رویکرد در ادبیات برای محافظت از مدارهای منطقی در برابر خطاهای نرم پیشنهاد شده است [10]، [8]، [6]، [3] با این حال، تا جایی که می‌دانیم، کاهش نرخ خطای نرم در سطح طرح‌بندی قبلاً هرگز انجام نشده است. در این راستا، ما یک الگوریتم قرارگیری جدید برای مصونیت تابشی مدارهای منطقی با استفاده از یک طراحی استاندارد مبتنی بر سلول توسعه داده‌ایم.

دست نوشته در 17 مه 2009 دریافت شد. بازنویسی شده در 17 سپتامبر 2009 و 30 نوامبر 2009 اولین انتشار در 22 فوریه 2010 نسخه فعلی منتشر شده در 27 آوریل 2011 این کار تا حدی توسط کمک مالی از سوی شرکت تحقیقاتی نیمه هادی (SRC) تحت قرارداد 1596-HJ-2007 پشتیبانی شد.

نویسندگان با گروه علوم و مهندسی کامپیوتر، دانشگاه فلوریدا جنوبی، تامپا، FL 33620 ایالات متحده (ایمیل: ranganata@cse.usf.edu، kbhattach@cse.usf.edu).

نسخه های رنگی یک یا چند شکل در این مقاله به صورت آنلاین در <http://ieeexplore.ieee.org> موجود است.

شناسه دیجیتال 10.1109/TVLSI.2010.2040295

[5] SD Naffziger, G. Colon-Bonet, T. Fischer, R. Riedlinger, T.J

سالیوان، و تی. گروتکوفسکی، "پایاده سازی ریزپردازنده IEEE J. Solid-State Circuits, vol. 37, 2002, pp. 1460-1448 نوامبر 2002. شماره 11، صص.

V. De, و [6] J. Tschanz, S. Narendra, ZP Chen, S. Borkar, M. Sachdev, "تأخیر و انرژی مقایسه ای سب-Flip-flop پالیسی تک لبه و دو لبه تحریک شده برای بالا ریزپردازنده های عملکردی» در Proc. ISPLED, هانتینگتون بیچ، کالیفرنیا، آگوست، 2001، صفحات 207-212

"Flip-Flop", IEEE Trans. [7] P. Zhao, J. McNeely, P. Golconda, MA Bayoumi, WD Kuang, بسیار بزرگ. (VLSI) سیستم، ج. 15، شماره 3، صفحات 338-345، مارس 2007

"A low-swing clock double-edge triggered Flip-Flop", IEEE J. Solid-State Circuits, vol. 37, [8] CL Kim and S. Kang, شماره 5، صفحات 652-648، مه 2002.

"Clocked-pseudo-NMOS Flip-Flops for the level sion sion in dual s system IEEE Trans. در مقیاس بسیار بزرگ. (VLSI) سیستم، برای انتشار.

[10] پی. ژائو، تی. درویش و ام. بایومی، "تخلیه شرطی با کارایی بالا و توان کم. IEEE Trans. "Dip-Dop" ادغام در مقیاس بسیار بزرگ. (VLSI) سیستم، ج. 12، شماره 5، صص 477-484، مه 2004

capture Flip-Flop for Statistic power reduction" IEEE J. Solid-State Circuits, vol. 36, [11] B. Kong, S. Kim, and Y. Jun, شماره 8، صص.

L. DiGregorio, and D. Draper, "Flow-through latch and edge-triggered Flip-Flobrid elements" در [12] H. Partovi, R. Burd, U. Salim, F. Weber, صفحات 138-139، 1996، ISDCC

C. Truong, R. Wang, A. Mehta, R. Heald, and G. Yee, "Semi-dynamic and dynamic Flip-Flop" در [13] F. Klass, C. Amir, A. Das, K. Aingaran, عملیات با منطق "Symp. مدارهای VLSI، فنی مقالات، ژوئن، 1998، صفحات 108-109

R. Brodersen, B. Nikolic, [14] D. Markovic, "تجزیه و تحلیل و طراحی Flip-Flops برای انرژی کم." در Proc. بین المللی علائم الکترون کم توان، Aug. 2001, pp. 52-55.

[15] J. Tschanz, Y. Ye, L. Wei, V. Govindarajulu, N. Borkar, S. Burns, T.

V. De, و Karnik, S. Borkar "بهینه سازی طراحی یک ریزپردازنده با عملکرد بالا با استفاده از ترکیبی از تخصیص دوگانه vt و اندازه ترانزیستور" در IEEE Symp. مدارهای VLSI، فنی مقالات، ژوئن 2002، صفحات 218-219

and B. Nikolic, Digital Integrated Cir cuits. Englewood Cliffs, NJ: Prentice-Hall, 2003.

[16] J. Rabaey, A. Chandrakasan,

J. Yamada, و [17] Shigematsu, S. Mutoh, Y. Matsuya, Y. Tanabe, "یک طرح مدار 1-V پرسرعت MTCMOS برای مدارهای کاربردی خاموش"، IEEE J. Solid-State Circuits, . 32، شماره 6، صفحات 861-869، ژوئن 1997

[18] T. Sakurai, "طراحی CMOS کم مصرف از طریق مدارهای کنترل Vth و نوسان کم"، در ISLPED, 1997, Proc. صفحات 1-6

Y. Oowaki, "نقشه برداری داده های مشروط برای سیستم های کم مصرف و عملکرد بالا"، IEEE Trans. ادغام در مقیاس بسیار بزرگ. (VLSI) سیستم، ج. 14، شماره 12، صص 1379-1383، دسامبر 2006

Hodges, HG Jackson, and RA Saleh, Analysis and Design of Digital Integrated Circuits, 3rd ed. [20] DA نیویورک: مک گراو هیل، 2004.

[21] VG Oklobdzija, "ساعت در محیط چند گیگاهرتزی"، در Proc. بیست و سومین بین المللی IEEE Conf. میکروالکترون، . 2002، جلد. 2، صص 561-568

[22] V. Stojanovic, "تجزیه و تحلیل مقایسه ای چفت های اصلی و Flip-ops برای سیستم های با کارایی بالا و کم توان"، IEEE J. Solid-State Circuits, vol. 34, شماره 4، صص

536-548، آوریل 1999

[23] N. Weste, و D. Harris, طراحی CMOS ریدینگ، MA: ادیسون و سلی، 2004.

[24] J. Tschanz, K. Bowman, "مدارات تحمل متغیر: راه حل ها و تکنیک های مدار"، در Proc.

علامت IEEE دس خودکار

Conf., Jun. 2005, pp. 762-763.

[25] S. Lin, HZ Yang, "طراحی لچ مقاوم در برابر خطای نرم با سرعت بالا و طراحی Flip-op" در Proc. IEEE Int. VDD، چندین مدار

محاسبه کنید. Soc. علائم، VLSI (ISVLSI) مارس 2007، صفحات 273-278